(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001 ---306029 (P2001--306029A)

(43)公開日 平成13年11月2日(2001.11.2)

(51) Int.Cl. ⁷		識別記号	ΡΙ		テーマコー}*(参考)	
G 0 9 G	3/28		C 0 9 G	3/20	6111	5 C 0 8 0
	3/20	611			641E	
		6 4 1			641R	
				3/28	T	

審査請求 未請求 請求項の数10 OL (全 11 頁)

(21)出顧番号	特願2000-123583(P2000-123583)	(71)出職人	599132708		
			富士通目立プラズマディスプレイ株式会社		
(22) 出願日	平成12年4月25日(2000.4.25)		神奈川県川崎市高津区坂戸3丁目2番1号		
		(72)発明者	大塚 晃		
			神奈川県川崎市高津区坂戸3丁目2番1号 富士通日立プラズマディスプレイ株式会 社内		
		(72)発明者	佐々木 孝		
			神奈川県川崎市高津区坂戸3丁目2番1号 富士通日立プラズマディスプレイ株式会		
			社内		
		(74)代理人	100086933		
			弁理士 久保 幸雄		
			最終頁に続く		


(54) 【発明の名称】 A C型PDPの駆動方法

(57)【要約】

【課題】低い電圧で表示放電を生じさせて消費電力を低 減し、発光効率を高めることを目的とする。

【解決手段】AC型PDPに対して、空間電荷が有効な プライミング効果を生む2μm以下の時間間隔了でで表示放電が生じ、かつ表示放電が生じる毎に表示電極間の 壁電圧の極性が反転するように、表示電極間に突番極性 の電圧パルス列Viを印加する。

本界側に係るACバルスメモリ駆動の概念図



【特許請求の範囲】

【請求項1】壁電荷を利用して表示放電を生じさせるA C型PDPの駆動方法であって、

空間電荷が有効なアライミング効果を生む時間間隔で表示放電が生じ、かつ表示放電が生じる毎に表示電極間の 壁電圧の極性が反転するように、当該表示電極間に交番 個性の電圧パルス列を印加することを特徴とするAC型 PDPの駆動方法。

【請求項2】1パルスあたりの壁電商蓄積時間は0.3 μs以上であり、1つのパルスとその次のパルスとの間 の印加休止期間は0.3μs以下であり、前記時間間隔 は0.3μs~2μsの範囲の値である請求項1記載 のAC型PDPの駆動方法・

【請求項3】壁電荷を利用して表示放電を生じさせるA C型PDPの駆動方法であって、

表示価値に放電開始電圧よりも高い電圧を印加して放 電を生じさせ、それによって形成された壁電荷を利用し て放電開始電圧よりも低い電圧の印加で放電を生じさせ た後、空間電荷が有効なアライミング効果を生む時間 間で表示な電砂セしたか未示が配かせらる時で表示電 極間の壁電圧の極性が反転するように、当該表示電極間 に突著條性の電圧が、ス列を印加することを特徴とする AC 駅P DP DP M数折法。

【請求項4】階調表示を行うためにフレームを複数のサ ブフィールドに分割し、各サプフィールドに互いに時間 的に分離したアドレス期間および表示期間を割り当て、 当該表示期間に壁電荷を利用して表示放電を生じさせる AC型PDPの駆動方法であって、

前記アドレス期間において、その後の前記表示期間に点 灯させるべきセルに壁電荷を形成し、

前記表示期間において、表示電極間に放電開始電圧より も低い電圧を印加して放電を生じきせた後、空間電荷が 有効なつプーミング規率を生む時間期間で表示放電が生 し、かつ表示放電が生じる時に表示極間の壁延圧の極 性が反応するように、当該表示電極間に波高値が印記電 圧よりも低い交番値性の電圧バルス列を印加することを 特徴とするAC型PDPの駆動方法。

付取とするAC室FDFの配動力伝。 【請求項5】表示ラインを複数のグループに分け、

各グループについて、他のグループと異なる順序で前記 複数のサブフィールドを表示する請求項4記載のAC型 PDPの駆動方法。

【請求項6】壁電荷を利用して表示放電を生じさせるA C型PDPの駆動方法であって、

設定順序で表示ラインを選択してアドレッシングを行い ながら、アドレッシングが終了した表示 、空間電荷が有効なブライミング効果を生む時間問題 で表示放電が生じ、かつ表示放電が生じる毎に表示電極 間の壁電圧の極性が反転するように、当該表示電極間に 交番循性の電圧がルス列を印加することを特徴とする A C型PDPの駆動方法。 【請求項7】 放電網站電圧よりも高い電圧を印加して放電を生じさせた後、その印加電圧を緩やかに降下させる ことによって放電開始寸前の帯電状態を形成し、消去形 式のアドレッシングを行う請求項6記載のAC型PDPの駆動方法。

【請求項8】前記電圧バルス列の印加の途中にも、少な くとも1回のアドレッシングを行って階調表示をする請 求項6記載のAC型PDPの駆動方法。

表示ラインを複数のグループに分け、

各グループについて、他のグループと異なる順序で前記 複数のサブフィールドを表示する請求項6記載のAC型 PDPの駆動方法

【請求項10】隣り合う表示ラインどうしを互いに異なるグループに振り分ける請求項7記載のAC型PDPの
豚動方法。

【発明の詳細な説明】

本発明はAC型PDP (Plasma Display Panel)の駆動 方法に関する。

【0001】PDPにおいて、大型化や高精細化にとも なう消費電力の増加が、原動デバイスの設計および発熱 対策の上で問題とっている。 輝度を維持しつつCRT と同程度に消費電力を抑える必要がある。 【0002】

【従来の技術】AC型PDPは、表示電極を誘電体で被 養することにより構造的にメモリ機能を有するように構 成されている。表示電極とは、点灯(発光)のための放 電である表示故電において、陽極または幾極となる電極 である。カラーPDPの代表例である3電極面放電型で は、これら表示電極と交差するようにアドレッシングの ためのアドレス電影が配列される。

【0003】図10は従来のAC型PDPの駆動方法の 概念図であり、表示放電に係る電圧推移を示している。 AC型PDPによる表示に際しては、点灯すべきセルの みが十分に帯電した状態を形成するアドレッシングを行 い、その接しセルに対して交響極性の維持パルス列を印 加する。

【0004】従来の維持パルスの波高値である維持電圧 Vsは次式を満かす。

Vf-Vw<Vs<Vf

V f: 放電開始電圧

V I : 放電開始電台 V w : 撥電圧

撃電荷の存在するセルでは、整電圧Vwが印加電圧Vi に重畳するので、セルに加わるセル電圧(実効電圧とも いう)Vcが放電開始電圧Vfを越えて放電が起こり。 発光が生じる。放電によって再形成される壁電荷の極性 は以前と反対であるので、再形成にともなってセル電圧 V c が除下して放電が停止する。しかし、その後も暫くは印加電圧V i が維持電圧V s に保持されるので、空間電荷が表示電除に引き寄せられて整電荷の海積が進む。 従来法の特徴は、十分に多くの壁電荷を帯電させるため、 維持バスのかいス層で で が3つ~4 u x を程度の比較的に長い時間とされていたことである。 放電にともなう空間電荷 「帯安定粒子」の発生でが直開は電圧V f が が ま持がいたが立ち下がる 頃には元のレベルにはぼうでいる。その後、以前を反対の極性の維持がルスを印加すると、再び散変が生じて整電荷の再形成が始まる。 以降、同様に維持バルスを印加する毎に放電が生じる。 放電の周期は4~5 u x 程度であるので、複複の上では高がは維持が2 x 2 世夜であるので、複複の上では高がは維持が2 x 2 世夜であるので、複複の上では高がは維持が2 x 2 世夜であるので、複複の上では高がは単位が

【0005】一方、DC型PDPにおいては、十分に高 い電圧をセルに印加して放電を生じさせた後、空間電荷 が消滅する時間よりも短い周期のパルス列を印加して点 灯状態を持続させる、いわゆるパルスメモリ駆動法が用 いられている。そして、このパルスメモリ駆動法をAC 型PDPに応用することが、特開平11-282415 号公報に記載されている。すなわち、同公報の段落番号 0112~0116および図6によって、パルス幅1. 3μs/休止期間0.7μsとした交番極性の維持パル ス列を印加する駆動形態が開示されている。最初の維持 パルスの立上がり(前縁)で放電を生じさせて發電荷を 形成し、 立下がり(後級)で壁電荷による自己消去放電 を生じさせる。その自己消去放電による空間電荷が残留 している間に2番目の維持パルスを印加し、実質的に壁 電荷によらない前縁の放電と壁電荷による後縁の放電と を順に生じさせる。以降、同様に各維持パルスの印加毎 に2回ずつ放電を生じさせる。

[0006]

【発明が解決しようとする観測】A <型PDPにおいて、「表示故電に係る印加電圧を低くして放電強度やかさくすれば発光効率が向上する」という事実が知られている。向上の理由としては、駆動回路もよび表示電極の電無抵化よる面引機を分娩が軽減されることが挙げられる。しかし、単純に印加電圧を低くすれば、表示の変性が損な力はる。低い印加電圧で確実に駆動するには、七ル構造および材料選定の大幅公見直しが必要であり、実際には単純に印加電圧を低くして発光効率を高めるのは難しい。

【0007】図10で説明した従来のAC型PDPの解 動方法(以下、壁電南メモリ駆動法という)を用いた場 合には、表示板電を生じさせることによるパネルおよび 駆動服器の過熱をさけるために、1フィールド当たり1 000へ7程度(第1種性のパルスとその次の第2位 のパルスを1ペアとして放える)の維持パルスしか印加 することができなかった、維持パルスのパルス撮管複様、 なら下でがいれた数の上限よ1000ペア程度できっ た。このようなパルス数の制限があるので、特に低輝度 範囲の階調を忠実に再現することができなかった。

【0008】また、特開平11-282415号公報に 記載された駆動方法では、自己消去放電が生じる多量の 整電荷を形成するために、それ相応のいい、足協しよび被 高値を設定しなければならない。バルス幅については壁 電荷メモリ駆動法と比べて大幅に短縮することができる ものの、印加電圧の低減(発光効率の向上)について大 きな効果を得ることが解しかった。

【0009】本発明は、できるだけ低い電圧で表示故電 を生じさせて消費電力を低減し、それによって発光効率 を高めることを目的としている。他の目的は、動画偽輪 郭の目立たない高品位の表示を実現することである。 【0010】

【課題を解決するための手段】本発明においては、図1 のように壁電荷と空間電荷の双方を利用して複数回の表 示放電を連続的に生じさせる。壁電荷を利用するため、 表示放電が生じる毎に表示電極間の壁電圧Vwの極性が 反転するように、波形が交番極性の電圧パルス列となる 駆動電圧Viを表示電極間に印加する。典型的なセル構 造条件において、各回の表示放電後の電荷蓄積時間Ta を0.3 μs以上とすれば、次の表示放電に必要な量の 壁電荷を形成することができる。放電後の経過時間がお およそ2μs以内であれば、十分な量の空間電荷によっ て有効なプライミング効果が生じる。したがって、表示 放電の周期Tcとしては、 $0.3\sim2\mu$ sの範囲内の値 であればよい。また、例えば駆動デバイスの短絡防止の ために印加電圧を接地レベルとする休止期間Tbを設け る場合には、壁電荷が中和して消滅するのを避けるため に、休止期間Tbを0.3μs以下とする必要がある。 【0011】AC型PDPでは、壁電荷の形成によって セル電圧Vcが降下するので、表示放電が持続しない。 このため、DC型に適用されるパルスメモリ駆動法をそ のままAC型に適用しても、安定した駆動は望めない。 空間電荷量にばらつきが生じ易いからである。壁電荷の 存在も不安定の要因となる。本発明においては、AC型 の特質を生かすべく壁電荷を積極的に利用する。

【0012】図1のように放電開始電圧Vfの値が空間 電荷によってVf1からVf2に降下しており、かつ適 度の壁電圧Vwが生じている状態で電圧パレス列(V

1) の何期を開始する。故範期始電圧VIの降下が大 ・ 整電高メモリ駆動法よりも低い電圧で表示検査が起 こる。つまり、放電強度を小さくして発光効率を向上さ せることができる。パルスの後縁での壁電圧VのがVI よりも十分に低いので、自己消光を取は起こうで撃電荷 が残る。表示故電で生じた空間電荷で板電間始電圧VI が低く偉たれている状態で、以前と反対極性のパルスを 印加すれば、再び監電ガメモリ駆動法よりも低い電圧で 表示故電を生じませる本事物の服力技法を、以下によい て "ACパルスメモリ駆動法" という。

【0013】ACパルスメモリ駆動法では、表示放電の 周期で・が最大でも2ルを限度であり、放電強度を小さ くして発熱を抑えることができるので、時間的にも電力 的にもパルス数の制限が機やかである。具体的には、1 フィールド当たり200ペアのバルスを印加すること ができる。このことは、階測性の大偶な改善を可能にす

【0014】PDPに印加される電圧パルスの波形は、 電電気抵抗・インダクタンス・浮進容景などで重むが、放 電電流が小さいほど歪みが準微となり、動作電圧マージンおよび解度の表示負荷率依存性が小さくなる。ACパ ルスメモリ駆動では、壁電荷メモリ駆動と比べて1回の 放電電流が30~50%程度かさく、ビーク電流が小さくなれ は、駆動回路およびパネルの電気抵抗が増大してもても 良好を動作、表示特性が得られるので、より小型の電源 / 駆動業子を使用したり、電筋の膜厚を薄くしたりする ことはって表示装置の価格を下げることができる。 【0015】

【発明の実施の形態】 〔装置構成〕 図2は本発明に係る 表示装置の構成図である。

【0016】表示接置100は、m×n個のセルからな る3電極面放電構造の両面をもつAC型のPDP1と、 個々のセルを選択的に発光させるためのドライブユニット70とから構成されており、壁掛け式テレビジョン受 保機、コンピュータシステムのモニターなどとして利用 される。

【0017】PDP1では、表示電極Xおよび表示電極 火が共に同一方向(ここでは水平方向)に延び、関り合 う一対の表示電極X、Yによって1つの表示ラインの発 光制即が行われる。そして、表示ラインの欄々のセルを 選択するため、表示電極群と交差するようにアドレス電 極Aが配列されている。

[0018]ドライブユーット70は、原動劇制を担う 制御回路71、電源回路73、Xドライバ74、Yドラ イバアス、およびアドレスドライバ80を有している。 ドライブユニット70にはTVチューナ、コンピュータ などの外部装置からR、G、Bの3色の順度レベルを示 す多値画像データであるフレームデータDfが、各種の 同期信号とともに入りされる。制御回路71は、フレー ムデータDfを一時的に記憶するフレームメモリ711 および駆動電圧の制御データを記憶する波形メモリ71 2を備えている。

【0019】広く知られているように、PDPによる表示では、2値の点灯制御によって階調再現を行うために、入力確僚である時系列のフレームまたほそれを構成するフィールド(入力がインタレース形式の場合)を所定数のサプフィールドに分割する。フレームデータDfは、フレームメモリ711に一旦格的された後、階調表は、フレームメモリ711に一旦格的された後、階調表

示のためのサブフィールドデータDsfに変換されてアドレスドライバ8のへ続送される。サブフィールドデータDsfはっ関のサブフィールドを表すで、サウタであって(1セル当たり1ビットの表示データがって、1世ル当たり1ビットの表示データが、1両面が集まったものとも高える)、サブフィールドは解復版エバの2位画像である。サブフィールドにおける七小の発光の要否。厳密にはアドレス放電の要否を示す。

【00名0】Xドライバ74は、n本の表示電極Xの電位を一括に制御する。Yドライバア71は、アドレッシュグのためのスキン回路78と表示域のためのショドライバ79とからなる。スキャン回路78は表示ライン遊択のためのスキャンバルス印加手段である。アドレスドライバ80は、サブライルドデータDsfに大いで、計加本のアドレス電極Aの電位を制御する。これらドライバに電電源回路73から凶示しない配慮等体を介して所定の電力が供給される。

【0021】図3は本発明に係るPDPのセル構造を示 す図である、図3では内部構造を示すために一対の基板 構体を分離させた状態が描かれている。PDP1は一対 の基板構体(基板上に放電セルの構成要素を設けた構造 体) 10, 20からなる。表示電極X, Yは、前面側の ガラス基板11の内面に配列されており、それぞれが面 **物電ギャップを形成する透明導電膜41と画面の水平方** 向の全長にわたって延びる金属膜(バス電極)42とか らなる。表示電極X、Yを被覆するように厚さ30~5 0μm程度の誘電体層17が設けられ、誘電体層17の 表面には保護膜18としてマグネシア (MgO) が被着 されている。アドレス電極Aは、背面側のガラス基板2 1の内面に配列されており、誘電体層24によって被覆 されている。誘電体層24の上には、高さ150 m 程 度の帯状の隔壁29が配列され、これらの隔壁29によ って放電空間が列毎に区画されている。放電空間のうち の各列に対応した列空間31は全ての表示ラインに踏が って連続している。隔壁29の側面を含めて背面側の内 面を被覆するように、カラー表示のためのR、G、Bの 3色の蛍光体層28R, 28G, 28Bが設けられてい る。図中の斜体アルファベットR、G、Bは蛍光体の発 光色を示す。蛍光体層28R, 28G, 28Bは放電ガ スが放つ紫外線によって局部的に励起されて発光する。 なお、隔壁については放電セル単位で放電空間を区画す るような格子形状にすることも可能である。

【0022】〔駆動方法〕

[実施例1]図4は実施例1の電圧波形図である。

【0023】実施例1においてACパルスメモリ駆動法 は、アドレッシングと表示放電とを時間的に分離する手 法 (ADS: Address Display Separation) で階調表示 を行う場合に適用される。

【0024】フレームを構成する個々のサブフィールド

に割り当てられるサブフィールド期間Tsfは、画面全 体の帯電を初期化するリセット期間TR、アドレッシン グラウラアドレス期間TA、および表示放電を生じさせ るサステイン期間TSに分かれる。

【0025】リセット期間下ドにおいて、全ての表示ラ インの表示電極間(以下、X-Y間と記す)に維持電圧 V s の 2 信程度(約340 ポルト)の電圧を印加し、全 てのセルで強い放電を生じるせる。図では、表示電像X 表示電像ドとに互いに反対極性のバルスP r x, P r y を印加している。電圧印加を停止すると、それまでに 審積した整電荷による自己消去放電が生じ、整電荷が消 失する。

【0026】アドレス期間TAでは、表示電極Yに1本 デッ個に2キャンパルスPy(液高値Yy: 約-140 ボルト)を印加し、それとま行して選択表示ラインのサブフィールドデータで決まる特定のアドレス電極AにアドレスパルスPa (液高値 Va: 約60 ボルト)を印加する。すなわち、サステイン期間TSに点灯させるべきセルに壁電荷を形成する。表示電極Xについては、不要の放電を防ぐたかに、適当な電位Vxにバイアスしておく。ここまでのシーケンスは壁電荷メモリ駆動法の場合と同様である。

【0027】サステイン期間TSは、安定化期間TSs とACパルスメモリ駆動期間TSdとからなる。安定化 期間TSsにおいて、X-Y間にパルス幅が数μsの維 持パルスPsを印加し、アドレッシングで壁電荷が形成 されたセルのみで放電を生じさせる。1回~数回の放電 で帯電が安定化し、以後のパルス印加に呼応して迅速に 放電が始まるようになる、安定化期間TSsの最後にバ ルス幅が1μsの維持電圧パルスPsdを印加し、壁電 荷メモリ駆動形式で確実に放電を起こさせた後、直ちに X-Y間に反対極性の電圧パルスV dを印加してACパ ルスメモリ駆動に移行する。放電直後には空間電荷が存 在するので、壁電荷メモリ駆動に係る維持電圧Vsより 610~30%低い電圧で放電が起こる。2µs以下の 周期で交番極性の電圧パルス列を印加すると、表示放電 が持続する。1回の表示放電の発光強度は、壁電荷メモ リ駆動における発光強度の半分程度になるが、放電周期 が短いので、パルス数を増やすことによって壁電荷メモ リ駆動上りも高輝度を得ることが可能である。

[0028] 本実施例では、従来の壁電流メモリ駅動法 と同様に初期化/アドレッシグ/表示の過程をた ジウ、放電条件が変定してからACパルスメモリ駅動に 移行するので、従来とほぼ同じ駅動回路を用いて、AC パルスメモリ駅動の長所である発光効率の向上・ビーク 電流低減、パルス数補正による階部料性の向上を図るこ とができる。

【0029】図5はサブフィールドの表示順序の一例を 示す図である。図中の四角形で囲まれた数字(1,2, 4,8,16,32)、およびサステイン期間の参照符 号TSに添えられた数字(1,2,4,8,16,32)は、該当す るサブフィールドの輝度の重みを示す。

【0030】一般にADS形式の階調表示では、各サブ フィールドは1画面分の全体が同時に表示される。これ に対して、図示のシーケンスでは、各サブフィールドが 表示ライン単位で複数の部分に区分され、部分単位で時 間的にずら1て表示される。

[0031]表示ラインをサブフィールド数と同数 (こ こではる) のグループに別ける。そのとき配列順に一意 数すつ分けてもよいが、各グループに関する表示ライン の配列順位が飛び床びになるように分けるのが好まし い、グループ毎にXーY間に印加するパルス数を変更で きる構成のドライバ回路を用い、1フィールド分の割り 当で開閉下する6個の期間下1~T5に分割する。

【0032】各期間T1~T6では、グループどうしで サブフィールドが異なるように6個のサブフィールドか ら各グループに対応した部分を投き出して超ふたかせた 画像情報(これを"混成サブフィールド"と呼称する) を表示する。各期間T1~T6は、図4のサブフィール ド期間T51に相当するものであって、リセット期間T R、アドレス期間TA、およびサステイン期間TSから なる。ただし、サステイン期間TSの長さはグループ毎 に異かる。

【0033】グループ1,2,3,4,5,6に対して サステイン期間に印加する電圧パルス数の比率を、期間 T1では1/2/4/8/16/32. 期間T2では3 2/1/2/4/8/16、期間T3では16/32/ 1/2/4/8というように切り換えていき、6個の期 間T1~T6の総合で64階調表示を行う。これによれ ば、グループ毎に動画偽輪郭の現われ方が異なるので、 グループどうしで動画偽輪郭が打ち消し合って結果的に 表示品質が改善される。ただし、6個の期間T1~T6 のいずれもが最大輝度のサブフィールドを表示する時間 を必要とするので、表示ライン数が多くなると駆動の時 間が不足する。その場合はグループ数を減らし、最も動 画偽輪郭の発生しやすい階調範囲を分散させることが有 効である。グループの数は、サブフィールドと同数にす る必要はない。例えば、駆動回路を簡単にするため、奇 数番目の表示ラインのグループと偶数番目の表示ライン のグループとに分け、一方のグループについては重みで 表して1/8/16/32/4/2の順序で6個のサブ フィールドを表示し、他方のグループは2/4/32/ 16/8/1の順序でサブフィールドを表示しても動画 偽輪郭は低減する。

【0034】【実純例21図のは実純例2の電圧液形20 である。サブフィールド期間Ts fは、リセット期間 Rと、アドレッシングと並行してACパルスメモリ座動 を行うアドレス・サステイン期間THとで構成される。 【0035】リセット期間TRにおいて、例えば表示電 極XにパルスPrを印加することによって、全てのX一 Y間に数電開始電圧よりも十分に高い電圧 (例えば30 のボルト)を加えて数電を生じさせた後、30μs以上 の時間をかけて徐々に印加電圧を降下させる。これによ り、表示電極X、Yを置う誘電体層に多量の整電荷が形 成され、放電開始電圧に近・墜電圧が生じる。この状態 でアドレス・サステイン期間下日に移行する。

【0036】アドレス・サステイン期間THでは、アド レッシングの選択順にタイミングをずらして各表示ライ ンに対する電圧パルス列(波高値130ボルト/パルス 幅1 μ s) の印加を開始する。開始直後は過剰放電が生 じるが、次第に適正な表示放電となる。最初の数発の電 FバルスPdは放電の安定化を担う。印加の開始をずら して安定化のパルス数を揃えることで、表示ラインどう しの輝度の均等化を図ることができる。全ての表示ライ ンで一斉に安定化を開始すると、アドレス順位が下位に なるほど安定化のパルス数が増えて背景発光が増大して しまう、このように放電の安定化をした後、波高値を電 圧パルスPdの約2/3に下げたスキャンパルスPya を印加して表示ラインの選択を行い、それと同期させて 選択表示ラインのサブフィールドデータに従ってアドレ ス電板 A に波高値 V a が約6 O ボルトのアドレスパルス Paを印加する。これは消去形式のアドレッシングであ る。アドレスパルスPaを印加したセルのみで表示放電 が持続し、他のセルでは放電が停止する、壁電荷を消去 する非点灯セルを点灯セルと反対極性の壁電荷が貯まる 状態とすれば、非点灯セルに半選択でアドレス電圧Va が印加されても故電は起こらない。表示電極Xには当該 期間THにおいて恒常的に電圧パルスPdを印加し、表 示電極Yに印加する電圧パルスPdの数を変えて輝度を 制御する。

【0037】 [実施例3] 図7は実施例3の電圧波形図である。実施例2と同様に消去形式のアドレッシングをかた少なくともに少なくとも1回のアドレッシング(消去形式)を行う。図示の例において、1回目では電荷が消去されずと回目で消まされたセルの表示頻度は、1回目および2回目のどちらのアドレッシングでも整電荷が消去されなかったセルの表示頻度は、アドレス・サスト・サ間に日に加速される電極バルスP はの途数で決まる。表示の階調数は、サブフィールド分割で決まる数にサブフィールド当たりのアドレッシング回数を乗じた値とかる。

【0038】本実絶例では、アドレッシング毎に初期化 を行う場合と比べて、1フレーム当たりの初期化回数が 減るので、背景発光の輝度が低下してコントラストが向 トする。

【0039】 [実施例4] 図8は実施例4に係るサブフィールドの表示順序を示す図である。図5の例と同様に、表示ラインをサブフィールド数と同数(ここでは6)のグループに分け、6個のサブフィールドから各グ

【0040】フィールド開門での長老は、計ら間のアドレッシングの所要時間と、最後に表示される混成サブィールドms 「6における最後にアドレッシングされるグループ6のサステイン期間下S」の長さとの和以上となる。したがって、表示順序の設定に関しては、最後の別成サブフィールドms「6の最後のグループ6が、舞度の重みが最も小さいサブフィールドとなるようにする。これにより、アドレッシングに刺り当て可能な時間が長くなるので、サブフィールド数を増やしてより多階調にすることができる。

【0041】図9は実施例4つ電圧液形図である。X-Y間にリセットバルスPrwを印加し、目己消去の直後 たんでパルスメセリ駆動用の電圧パルスV dを印加する。一旦、放電を停止させた後、表示電極Xに電肛パル スV dを、表示電密YにスキャンパルスPyを、サブフィールドデータで決まる特定のアドレス電極Aにアドレ スパルスPaを印加してアドレス放電を生じきせる。そして、アドレス放電による空間電荷で被電が生じ易くなっている期間的に、電圧パルス列の印加を開始して解度 に応じた回数の表示放電を生じさせる。

【0042】本例では、1つのグループで表示放電を生 じさせるのと並行して他のグループのアドレッシングを 行うので、ADS形式と比べて高速の駆動が可能であ る。アドレス速度は1ライン当たり2ムs程度であり、 表示ライン数が1000の場合であれば、面面を上下に 分割することなく16.7msのフィールド期間に8サ ブフィールド256階割の表示が可能である。

【〇〇43】混成サブフィールドに組み換えてサブフィールドを分散させることには、動画偽輪卵の低軟に加えて、フィールド期間下1の一時間に電力消費が痛る電流 集中現象が無くなるという利点がある。すなわち、ロントランでは、日本間では力の性を付置ないません。 に、ランスやトランプスタに対する電流供給能力(定核負荷)の要求が緩阳されるので、電源回路を小型で低価格化のデバイスによって構成することができる。

【0044】なお、半選択での態效電を防止するため、 アドレッシングの以前と電圧バルス列の印加終了時とで 帯電状況ができるだけ同じなる電圧を設定するのが望 ましい。また、整電商を利用するACパレスメモリ駆動 では、類核に応じた回数の表示放電を終了した後に残っ た整電高が影動件を招く、特に放電領域から離れた機面 に付着した壁電荷は初期化で中和されずに残り易い。残 留壁電荷を微量に抑えるには、リセットパルスPrwの 極性をフィールド毎に反転させたり、電圧パルス列の最 終パルス極性を定期的に反転させたりする対策が有効で ある。

[0045]

【発明の効果】請求項1乃至請求項10の発明によれ ば、従来よりも低い電圧で表示放電を生じさせて消費電 力を低減し、それによって発光効率を高めることができ る.

【0046】請求項5または請求項9の発明によれば、 動画偽輪郭の目立たない高品位の表示を実現することが できる。請求項6の発明によれば、フレームをより多く のサブフィールドに分割して階調性を高めることができ 8.

【0047】請求項8の発明によれば、不要発光をとも なう初期化の回数を減らし、背景発光を低減してコント ラストを高めることができる。請求項10の発明によれ ば、動画偽輪郭をより確実に低減することができる。

【図面の簡単な説明】

【図1】本発明に係るACバルスメモリ駆動の概念図で ある。

【図2】本発明に係る表示装置の構成図である。

【図3】本発明に係るPDPのセル構造を示す図であ 3.

【図4】実施例1の電圧波形図である。

【図5】サブフィールドの表示順序の一例を示す図であ

【図6】実施例2の電圧波形図である。

【図7】実施例3の電圧波形図である。

【図8】実施例4に係るサブフィールドの表示順序を示 す団である。

【図9】実施例4の電圧波形図である。

【図10】従来のAC型PDPの駆動方法の概念図であ

【符号の説明】

1 PDP

Tc 周期(時間間隔) X. Y 表示電極

Vw 磁雷圧

Pd 電圧パルス

Ta 壁電荷蓄積時間

Tb 印加休止期間


Vf 放電開始電圧 Vd 放電開始電圧よりも低い電圧

TA アドレス期間


TS サステイン期間 (表示期間)


Vr 放雲開始雲圧よりも高い電圧


【図1】





【図2】











フロントページの続き

Fターム(参考) 5C080 AA05 BB05 CC03 DD26 EE19 EE29 HH02 HH04 JJ02 JJ04